高清AVS视频编码芯片结构.pptVIP

高清AVS视频编码芯片结构

高清AVS视频编码芯片结构设计与FPGA验证设计要求设计方案系统结构

应用前景 SmartphonePDADVPMPMP4IPTVIPCAMDVB-TDVRVideophone

设计要求支持AVS-P2基准档次。实时高清编码器：1920x1080@30fps/1280x720@30fps支持I、P、B帧支持所有帧内预测模式(采用重构像素作为参考像素)支持所有帧间预测模式整像素搜索范围达到256x192(分层全搜索)，支持1/4像素运动补偿.B帧前后向各一个参考帧，P帧2个前向参考帧。支持前向、后向、对称双向、直接、跳过等全部模式。支持所有可变大小块模式16x16,16x8,8x16,8x8。

设计要求支持率失真优化(RDO)模式选择仅支持帧模式,不支持场模式。支持去块效应滤波。码率控制算法由嵌入式处理器软件实现。

设计方案编码芯片前端设计开发流程：系统模型RTL(寄存器传输级)netlist生成FPGA/ASCI……..VHDL/VerilogHDL细化C/C++描述综合更底层设计载入

AVS视频编码结构图熵编码反量化反变换运动补偿预测控制数据量化后的变换系数运动数据帧内/帧间编码控制解码器运动估计变换/量化-0环路滤波帧内预测

针对ASIC设计的AVS标准算法优化大窗口全搜索IME；全模式支持1/4像素精度FME，IMEFME高效共享的片上搜索窗缓存结构；基于率失真优化的模式选择算法；对数据倚赖流水作业阻塞免疫的帧内预测算法；结构优化的宏块级和块级流水线结构设计;EC和MD复用的游程编码码表切换码变复用；适合VLSI实现的结构归整的运动矢量预测

硬件系统结构系统流水线结构：系统层控制DDRSDRAM视频输入分层IME全搜索亚像素差值FMESmallLumaRef.PelsSRAMsLumaRef.PelsSRAMsCur/Ref.RegArray率失真模式选择DCT/IDCTQ/IQ熵编码去块滤波分层IME全搜索亚像素差值FMELumaPred.PelsSRAMsCur.MBOrg.SRAMs................................................LumaPred.PelsSRAMsLumaRef.PelsSRAMsCur/Ref.RegArraySmallLumaRef.PelsSRAMsIntra预测UpperLeftpelsSRAMIntraPred.PelsSRAMsCodeNumMBSRAMRec.MBSRAMDeblockSRAMBitstreamSRAMChromaPred.PelsSRAMs色度像素滤波器SmallChromaRef.PelsSRAMsChromaRef.PelsSRAMsChromaPred.PelsSRAMs色度像素滤波器SmallChromaRef.PelsSRAMsChromaRef.PelsSRAMsDDR访问接口状态机第一级（IME）第二级（FME）第三级（MD）第四级（EC/DB）NN-1NN+1

VLSI实现系统关键参数分析系统流水结构实时吞吐瓶颈基于RDO模式选择代价函数RDcost复杂度分析:DCT-H，DCT-V，Q，IQ，ZigzagScan,VLCIDCT-H，IDCT-V候选模式复杂度分析帧内模式Intra：5x4+4x2=28次RDcost计算。帧间模式:运动预测方向+可变大小块分割模式运动预测方向(前,后,双向对称)由IMEFME完成选择RDOMD仅仅选择可变大小块分割模式和直接模式Inter：6x6=36次RDcost计算。

RDO模式选择的可能性H.264颗粒度更小，模式更多AVS相对颗粒度适中，模式相对比较少AVSDCTIDCT块8x8比H.264的4x4块大，硬件消耗也大权衡有实现RDO模式选择的可能性RDO模式选择算法简化思路:I帧intra模式选择不简化,RDO模式选择P,B帧中intra模式采用基于SAD判据P,B帧内inter模式中的预测方向(前,后,双向对称)由IMEFME完成选择P,B帧内inter模式中的可变大小块模式选择由RDO模式选择实现

I帧Intra：5x4+4x2=28次RDcost计算。P,B帧8x8,8x16,16x8