交大网络学院计算机系统结构考卷整合.docVIP

冯?诺依曼型计算机的设计思想是存储H并按G顺序执行，它的主要组成部分包括：运算器、F、B、适配器与A.

A。I/O设备 B。控制器 C。缓冲器 D。译码器

E。寄存器 F.存储器 G.地址 H.程序

为了提高浮点数的表示精度，当尾数不为C时，通过修改阶码并移动小数点,使尾数域的最高有效位为D,这称为浮点数的规格化表示。在IEEE754标准中，对于一个规格化的32位浮点数,其尾数域所表示的值是B，这是因为规格化的浮点数的尾数域最左（最高有效位）总是D，故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达G位。

A。0.M B。1.M C.0 D.1

E。22 F.23 G.24 H。25

cache是介于CPU和E之间的H容量存储器,能高速地向CPU提供A和数据,从而加快程序的执行速度。cache由高速的F组成，全部功能都由C实现，因而对程序员是透明的。

A。指令 B.DRAM C。硬件 D。软件

E。主存 F.SRAM G.大 H。小

堆栈是一种特殊的H寻址方式,采用“F”原理.计算机的CPU中有一组专门的寄存器，称为串联堆栈,又称为A堆栈。而B堆栈则是由程序员设置出来作为堆栈使用的一部分C.

A。寄存器 B.存储器 C.主存储器 D.辅助存储器

E.先进先出 F。先进后出 G.指令 H。数据

广义地讲，F有着两种含义：一是G，指两个以上事件在A发生；二是H,指两个以上事件在C间隔内发生。

A.同一时刻 B。不同时刻 C。同一时间 D.不同时间

E。串行性 F。并行性 G。同时性 H。并发性

RISC的三个基本要素是：(1)一个有限的E的C；(2）CPU配备大量的B；(3）强调对指令G的D.

A.专用寄存器 B.通用寄存器 C.指令集 D。优化

E。简单 F。复杂 G.流水线 H.超标量

为了解决多个主设备同时C总线G权的问题,必须具有总线仲裁部件,以某种方式选择其中一个主设备作为总线的下一次主方。仲裁方式分为A仲裁和B仲裁两类：前者需要E,后者则不需要。

A。集中式 B。分布式 C.竞争 D.分享

E。中央仲裁器 F。分布仲裁器 G.控制 H.共享

B的基本任务是按照H所排的指令序列，从F取出指令操作码到B中，对指令操作码译码分析，执行指令操作。适配器的作用是保证A用计算机系统特性所要求的形式发送或接收信息。

A.I/O设备 B.控制器 C。缓冲器 D。译码器

E。寄存器 F.存储器 G。地址 H.程序

在奇偶校验中，只有当数据中包含有A个1时,奇校验位C=0；只有当数据中包含有B个1时,偶校验位C=C。奇偶校验可提供单个错误检测,但无法检测E错误，更无法识别错误信息的G。

A。奇数 B.偶数 C.0 D.1

E.多个 F。内容 G.位置 H。来源

MOS半导体存储器中,D的外围电路简单，速度G，但其使用的器件多,集成度不高;C可大幅度提高集成度，但由于F操作，外围电路复杂，速度H。

A。ROM B.RAM C。DRAM D.SRAM

指令格式就是G用二进制代码表示的结构形式，通常由A字段和F字段组成，前者表征指令的操作特性与功能,后者通常指定参与操作的B的E.

A。操作码 B。操作数 C。操作特性 D.数据字

E。地址 F.地址码 G。指令字 H.功能字

根据设计方法不同，B控制器可分为三种:第一种称为G控制器，它是采用时序逻辑技术来实现的;第二种称为A控制器，它是采用E逻辑来实现的；第三种是前两种方式的F.

A.微程序 B.操作 C.指令 D。时间

E。存储 F.组合 G。硬布线 H。软布线

一条C是由若干条G组成的序列（通常叫做E）来实现的，而E的总和便可实现整个的D.

A.微操作 B。宏操作 C.机器指令 D。指令系统

E