时序逻辑电路基本概念复习题.pdfVIP

时序逻辑电路基本概念复习题

填空题

1、组合电路的基本单元是门电路，时序电路的基本单元是触发

器。

2、触发器有2种稳定状态，在适当时钟的作用下，触发器可从一种稳

定状态转变为另一种稳定状态。

3、同步RS触发器的特性方程中约束条件R·S=0，所以它的输入信号不能同时为0。

4、同步触发器一般可用状态转化表、状态转换图、状态机流程

图、时序图等方法描述。

5、触发器按逻辑功能可分为SR触发器、JK触发器、T触发

器、D触发器4种最常用的触发器。

*

6、JK触发器的特性方程为：Q=JQ’+K’Q。

7、D触发器的特性方程为：Q*=D。

8、时序电路可分为：同步时序电路和异步时序电

路。

9、T触发器的特性方程为：Q*=TQ’+T’Q。

10、时序电路的输出不仅仅与当前的输入有关，还与以前的输入有关。

11、所谓同步时序电路，是指所有触发器状态的变化都是在同一时钟信号的操作下同时

发生的。

12、RS触发器的特性方程为：Q*=R+S’Q。

13、既能进行递增计数又能进行递减计数的计数器称为可逆计数器。

14、从总体上看，时序电路由组合电路和存储电路两部分组成。

15、若要构成七进制计数器，最少用3个触发器，它有个1

无效状态。

16、计数器电路中，有效循环中的状态称为有效状态；若无效状态经若干个

CP脉冲后能回到有效循环中，称其具有自启动能

力。

17、4个触发器构成的计数器，其最大计数长度为24。

18、所谓异步时序电路，是指触发器状态的改变不是同时发生的。

19、寄存器可分为、。

20、时序逻辑电路有状态转化表、状态转换图、状态机流程

图、时序图四种描述方法。

21、RS、JK、D和T触发器中，只有RS触发器存在输入信号的约束条件。

22、计数器按进位体制的不同，可分为、、。

23、计数器按数字增减趋势的不同可分为加法计数器、减法计数

器、可逆计数器。

24、构成一个模6的同步计数器至少需要