Design Compiler M-2016.12功能与性能优化概述.pdfVIP

DesignCompilerhasmanyexcitingnewfeaturesandchangesforthe

M-2016.12release.Thisupdatetrainingsessionexploresthese

enhancementsandmore.ThistrainingisdeliveredinMP4format.

Introduction(3:12)(PDF-allmodu)

-EnhancedProductivityHighlights

-15%fasterruntimecomparedtoL-2016.03

-30%runtimereductionusingoptimize_netlist-areacomparedto

L-2016.03

-Fastermulticorner-multimodesynthesiscomparedtoL-2016.03

-Multicoresynthesison8coreswith1license

Module1:OptimizationI(7:04)

-SupportforPathGroupsinPipelined-LogicRetiming

-FasterMulticorner-MultimodeRuntime

-UnconnectedLogicPropaionAcrossHierarchywithBoundary

OptimizationDisabled

-ImprovedCongestionOptimizationUsingcompile_prefer_mux

Module2:OptimizationII(7:19)

-cement-AwareBankingofBusedRegisters

-Timing-AwareMultibitDebanking

DesignCompiler在M‑2016.12版本中具有许多令人兴奋的新功能和更改。本次

更新培训课程探讨了这些增强功能以及内容。本培训以MP4格式。

简介(3:12)（PDF‑所有模块）

-生产力增强亮点‑与L‑2016.03相比，运行时间加快15%‑与L‑2016.03相比，

使用optimize_netlist‑area减少了30%的运行时间‑与L‑2016.03相比，多角

多模式综合速度更快‑使用1个证在8个内核上进行多核综合

模块1：优化I(7:04)

-支持流水线逻辑重定时中的路径组‑更快的多角多模式运行时‑禁用边界

优化的情况下跨层次结构的未连接逻辑‑使用co

mpile_prefer_mux改进拥塞优化

模块2：优化II(7:19)

-总线寄存器的布局感知‑时序感知多位去

Module3:CorrelationtoLayout(6:21)

-CellandPinDensityMaps

-SupportforUp