第2讲微处理器硬件结构.pptVIP

内部寄存器写R15的限制：由于ARM指令以字节为边界，因此写入R15的值最低两位通常为0b00。具体的规则取决于内核结构的版本：在ARM结构V3版及以下版本中，写入R15的值的最低两位被忽略，因此跳转地址由指令的实际目标地址（写入R15的值）和0xFFFFFFFC相与得到；在ARM结构V4版及以上版本中，写入R15的值的最低两位为0，如果不是，结果将不可预测。*第62页，共130页，星期日，2025年，2月5日程序状态寄存器CPSR寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiqR9(SB,v6)R9R9_fiqR10(SL,v7)R10R10_fiqR11(FP,v8)R11R11_fiqR12(IP)R12R12_fiqR13(SP)R13R13_svcR13_abtR13_undR13_irqR13_fiqR14(LR)R14R14_svcR14_abtR14_undR14_irqR14_fiqR15(PC)R15状态寄存器CPSRCPSRSPSR无SPSR_abtSPSR_abtSPSR_undSPSR_irqSPSR_fiq寄存器CPSR为程序状态寄存器，在异常模式中，另外一个寄存器“程序状态保存寄存器（SPSR）”可以被访问。每种异常都有自己的SPSR，在进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。详细描述参看3.8小节。*第63页，共130页，星期日，2025年，2月5日内部寄存器ARM状态和Thumb状态之间寄存器的关系Thumb状态寄存器与ARM状态寄存器有如下的关系：Thumb状态R0～R7与ARM状态R0～R7相同；Thumb状态CPSR和SPSR与ARM状态CPSR和SPSR相同；Thumb状态SP映射到ARM状态R13；Thumb状态LR映射到ARM状态R14；Thumb状态PC映射到ARM状态PC（R15）。*第64页，共130页，星期日，2025年，2月5日Thumb状态寄存器在Arm状态寄存器上的映射R1R2R3R4R5R6R7R8R9R10R11R12R0堆栈指针(R13)连接寄存器(R14)程序计数器(R15)低寄存器高寄存器*第65页，共130页，星期日，2025年，2月5日内部寄存器在Thumb状态中访问高寄存器在Thumb状态中，高寄存器（R8～R15）不是标准寄存器集的一部分。汇编语言程序员对它们的访问受到限制。可以使用MOV、CMP和ADD指令对高寄存器操作，详见第4章。*第66页，共130页，星期日，2025年，2月5日程序状态寄存器简介ARM7TDMI内核包含1个CPSR和5个供异常处理程序使用的SPSR。CPSR反映了当前处理器的状态，其包含：4个条件代码标志（负(N)、零(Z)、进位(C)和溢出(V)）；2个中断禁止位，分别控制一种类型的中断；5个对当前处理器模式进行编码的位；1个用于指示当前执行指令(ARM还是Thumb)的位。*第67页，共130页，星期日，2025年，2月5日程序状态寄存器NZCV——IM0M1M2M3M4TF—...313029282726876543210简介条件代码标志保留控制位溢出标志oVerflow进位或借位扩展Carry零Zero负或小于NegativeIRQ禁止InterruptFIQ禁止Fast状态位Thumb模式位ModeNZCVIM0M1M2M3M4TFCPSR寄存器的格式*第68页，共130页，星期日，2025年，2月5日程序状态寄存器简介每个异常模式还带有一个程序状态保存寄存器（SPSR），它用于保存在异常发生之前的CPSR。CPSR和SPSR通过特殊指令（MRS、MSR）