数字示波器电子竞赛一等奖作品.docxVIP

数字示波器

作者：黄霖宇、陈鹍、侯碧波

一等奖作品

起源：3A

摘要

?本数字示波器以单片机和FPGA为关键,对采样方式的选择和等效采样技术的实现进行了重点设计,使作品不仅具备实时采样方式,而且采取随机等效采样技术实现了运用实时采样速率为1ＭＨｚ的ADC进行最大２0０ＭＨz的等效采样。同时系统还具备可测２mV小信号、波形存储回放、测频、触发沿选择、校准信号输出等功效。

Ａbsｔracｔ

TｈiｓｄigitaloｓciｌlｏscｏpetａkesaMCUandFPＧＡaｓthｅcoｒe.Wｅmａdｅeｍpｈａsｅsontheｃhoiceofthesａｍplingmethｏdsandｔheimplｅmｅnｔｏfeｑuivaｌentsａｍｐlinｇ，ａsaresult，ｏurdesignnｏtonlyhastｈeｒｅaｌ-tiｍesａmplingmodｅbutalsocaｎreaｃhtheｈｉghesteqｕivａlenｔsａmplerａｔeof2００MHｚusingtｈerｅal-timesａmplｅraｔeof1MHz,bywayofranｄomｅquiｖalentsamｐling.Atthesameｔime,ｔhｉssｙstemhａsmａｎyothｅrfuncｔions,suchas2mＶｓmalｌ－ｓｉgnalmeaｓurｉng,ｓtorageａndｒe-displayofwavefoｒm,measuriｎgfrequency,ｓｅlectivetriｇgeｒedge,ｏｕtputｏftheｃorｒectionｓignａlaｎdsoon．

?一、总体方案设计

1.方案比较与选择

仔细分析题目规定，以实时采样速率为１MHz的ＡDＣ实现最大2００MHz的等效采样，是本题的最大难点，也是设计的重点之一。此外，较宽的信号带宽（10Hz～10MＨｚ）和较大的幅度动态范围(１mＶ~8V）也給前级的信号调理电路提出了很高的规定。对此，我们考虑了如下几种方案：?（1）关键解决器选择：?方案一：纯单片机方式。即完全由单片机来实现前级信号程控调理、采样保持电路及A/Ｄ转换器的控制、数据的解决及存储、波形显示和控制电路等功效。

方案二：单片机与FPＧA结合的方式。即由单片机来完成信号调理和人机界面等顶层控制功效，而由FPＧA来完成采集和信号解决等底层的关键计算。?方案一的最大特点是只用单片机，系统规模可以做得很小，成本较低。但是，单片机在解决高速信号时略显吃力。而且在时序控制方面也显得精度局限性。相比之下，方案二则更加合理和可靠。FPGＡ的应用已经相当的普遍和成熟。用其进行采样时钟控制和信号解决，是提高系统性能和指标最有效的方法。所以，我们选择单片机与ＦＰＧＡ的结合来作为系统的关键解决器。?（２)前级信号调理方案设计:?方案一:一路调理。即全部信号,都经过同一路信号调理电路,经过相应的衰减或放大设计，将信号幅度控制在适宜的范围内,以便后级的数据采样。?方案二:多路调理。即将不一样频率范围或不一样幅度范围的信号经过各自的电路进行调理。示波器选择不一样的档位,则选择了不一样的信号通路。?方案一电路简洁,但是因为信号的频率和幅度跨度都很大，給硬件电路的调试带来的较大的困难；方案二即使可以对不一样频率和幅度范围内的信号进行单独调试，降低了每一路通道对硬件电路的规定,但导致电路规模大，结构非常繁琐,同时假如每一路信号之间的隔离做得不好，也会对采集成果导致很大的影响。综合考虑,我们选择了方案一,并精心设计了实现电路,使用了压控放大器AD6０3进行两级放大,前面还加了ＢＵFFER634以提高系统的输入阻抗。最终很好的完成了题目标规定。

2．系统总体框图(图省)?本系统采取单片机和FPGA作为数据解决和控制关键，将设计任务划分为前级通道信号调理、触发信号产生、保持与采样、数据解决与存储、波形显示、控制面板等功效模块。?二、理论分析与参数计算

1.等效采样分析

等效采样的实现方式通常有顺序等效采样和随机等效采样两种，顺序采样规定可以精准地测出输入信号的频率,而在现今的数字示波器中,大多数采取的是随机等效采样技术。本系统也采取随机等效采样来实现题目规定。随机等效时间采样的基本原理是，在每一轮的采集过程中测量每次信号触发时刻后与Ａ/Ｄ的第一个采样时钟的时间差,这个时间差表明了触发后的第一次采样时刻，所以，它拟定了本轮采样的数据序列在信号波形中的位置。因为时间差在一个采样周期内是随机分布的，当多轮采样后，采集的数据序列就能在一定的时间内遍历全部可能的取值。经过对分布在一段时间