数字电子技术：第五章组合逻辑电路.pptVIP

相关知识回顾：;(2)学习常用中规模集成模块;第五章组合逻辑电路;一、组合电路;;数字电路系统的基本分析概念;数字电路系统的基本分析概念;二、组合电路的逻辑分析;;;自然二进制码;注意：利用此式时对码位序号大于（n-1）的位应按0处理，如本例码位的最大序号i=3，故B4应为0，才能得到正确的结果。;例5-2-7某数字电路的逻辑图如图5-2-23所示，试判断该电路的逻辑功能。;;例5-2-3使用数字电路实现的组合逻辑如图(a)所示。设输入信号的理想波形如图(b)所示,绘制考虑电路延迟时的输出信号波形，电路延迟时间为D。;组合逻辑电路系统的设计包括两个方面：

一是建立逻辑模型，二是用数字电路实现逻辑模型。;三、组合电路的设计;例1：半加器的设计;;;全加器是实现;;;;;;例4:试用PLA实现四位自然二进制码转换成四位格雷码。;;组合电路设计实例;例6-2-11设计一个4-2优先编码器设计，输入的待编码信号为低电平有效。;（3）列写每个输出的逻辑表达式;作业;第二节算术逻辑运算及数值比较器模块;;;四位加法器的逻辑符号;;例2某数字电路的逻辑图如图所示，试判断该电路的逻辑功能。;;;;;三、逻辑运算器;第三节译码器和编码器;一、译码器;;二----十译码器输入端的后6种编码组合，有两种处理方法：不完全译码和完全译码。;;;使能端的两个作用：;例：用3—8译码器

构成4—16译码器。;例：试用CT74LS138和与非门构成一位全加器。;;;;;如右图三位二进制编码器（8线—3线编码器）。;;～;;;;第四节数据选择器和数据分配器;;;双四选一数据选择器CT74LS153逻辑表达式;;八中选一数据选择器CT74LS151;;;例5-2-19某数字电路的逻辑图如图5-2-52所示，试判断该电路的逻辑功能。;由前面例题可知：数据选择器可以完成组合电路。对于四选一选择器其输出含数为：;;;

(b)

2线-4线译码器的功能表;;第五节奇偶检验电路;;;;第六节模块化设计概述;例：设计一个将8421BCD码转换成余3BCD码的码组转换器。;第七节组合电路中的竞争与冒险;;;;;;利用冗余项：只能消除逻辑冒险，而不能消除功能冒险，适

用范围有限。;用加法器、比较器、译码器、编码器、数据选择器和码组检验器等设计特定电路。;电路图;例：试用四位加法器实现8421BCD码至余3BCD码的转换。;作业;组合电路设计实例;另外，系统提供了2位二进制数表示数据的位置，因此可以用2线-4线译码器电路将此信号与显示锁存电路的控制信号（常称为片选信号）连接起来。

所以，要完成任务，必须包括译码电路（提供片选信号）、数据锁存（提供相应BCD码）和BCD-7段译码显示驱动电路。如下图所示。;（2）器件选择

选择74139作2-4译码器电路，其逻辑功能、逻辑图和管脚排列图见第5章。74139中有两个独立的2-4译码器电路，各自有一个低电平有效的输入使能控制端。

选择74HC4511作BCD-7段锁存译码显示驱动器电路，其结构原理图和引脚图如下图所示。图中LE是高电平有效的输入数据锁存控制端。BI是低电平有效的控制端，当BI有效时，无论是否有数据输入，数码管都处于关断（黑灯）状态。LT是低电平有效的测试控制信号。;谢谢大家！