《Verilog程序设计与EDA》_第7章 组合电路设计实例.pptx

组合电路的特点是电路中任一时刻的输出仅仅取决于该时刻的输入，而与电路原来的输出无关。组合电路没有记忆功能，它只有从输入到输出的通路，没有从输出到输入的反馈回路。过去，许多常用的组合电路如编码器、译码器、数据选择器、多路分配器、数值比较器、加法器等已经由厂家制成中规模集成电路(MSI)芯片销售。可编程逻辑器件PLD、现场可编程门阵列FPGA器件的出现，使中规模、大规模组合集成电路可以由用户根据需要，通过VerilogHDL、VHDL等硬件描述语言进行设计，最终下载到PLD、FPGA中，完成预定的功能。;7.1编码器;将数字、文字、符号或特定含义的信息用二进制代码表示的过程称为编码。能够实现