CN115148262B 半导体装置及连续读出方法 （华邦电子股份有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN115148262B(45)授权公告日2025.07.01

(21)申请号202210121583.8

(22)申请日2022.02.09

(65)同一申请的已公布的文献号申请公布号CN115148262A

(43)申请公布日2022.10.04

(30)优先权数据

2021-0546372021.03.29JP

(73)专利权人华邦电子股份有限公司

地址中国台湾台中市大雅区科雅一路8号(72)发明人冈部翔

(51)Int.CI.

G11C16/24(2006.01)

G11C16/30(2006.01)

(56)对比文件

CN107785050A,2018.03.09

US2012163088A1,2012.06.28审查员王曦

(74)专利代理机构北京同立钧成知识产权代理

有限公司11205专利代理师宋兴臧建明

权利要求书2页说明书9页附图9页

(54)发明名称

半导体装置及连续读出方法

CN1151482

CN115148262B

(57)摘要

本发明提供一种半导体装置及抑制由预充电时间增加引起的预充电电压的变动的连续读出方法。本发明的NAND型闪速存储器的连续读出方法包括以下步骤：向与位线连接的晶体管(BLCLAMP)的栅极施加第一电压(VCLMP1+Vth),经由晶体管(BLCLAMP)向位线供给电压而开始位线的预充电；以及在施加第一电压引起的预充电时间经过了一定时间时，向晶体管(BLCLAMP)的栅极施加比第一电压低的第二电压(VCLMP1+Vth-α)。

开始位线的预充电S100

在一定时间向位线供给电压

S120

锁存器L1能够

进行重置?

是

使栅极电压稍微下降

S130~

等待一定时间

将锁存器L1重置

将读出节点的电荷传送至锁存器L1

S160

~S150

~S170

CN115148262B权利要求书1/2页

2

1.一种连续读出方法，是与非型闪速存储器的连续读出方法，包括以下步骤：

向与位线连接的晶体管的栅极施加第一电压，经由所述晶体管向位线供给电压而开始位线的预充电；以及

在由施加所述第一电压引起的预充电时间经过了一定时间时，向所述晶体管的栅极施加比所述第一电压低的第二电压，其中，施加所述第二电压的步骤在接收读出节点的电荷的锁存电路无法进行初始化时施加所述第二电压，直至能够进行所述锁存电路的初始化为止，所述一定时间是基于判定是否能够进行所述锁存电路的初始化所需要的时间来决定。

2.根据权利要求1所述的连续读出方法，其中，所述第二电压为使预充电至位线的电压限制在一定范围的电压电平。

3.根据权利要求1所述的连续读出方法，其中，所述第二电压为使被预充电的位线不会成为浮动状态的电压电平。

4.根据权利要求1所述的连续读出方法，其中，所述一定时间是比所述预充电时间短的时间，所述预充电时间通过所述第一电压的供给来生成位线中所设计的最佳预充电电压。

5.根据权利要求1所述的连续读出方法，其中，所述连续读出方法还包括在位线的预充电后将所述锁存电路初始化的步骤。

6.根据权利要求5所述的连续读出方法，其中，各所述步骤是在页的连续读出中实施，所述页的连续读出包括：将从存储单元阵列的选择页读出的数据保持于所述锁存电路中，将保持于所述锁存电路中的数据传送至其他锁存电路之后，将从下一选择页读出的数据保持于所述锁存电路中；

与外部时钟信号同步地将保持于所述其他锁存电路中的数据连续地输出至外部；以及对保持于所述其他锁存电路中的数据进行错误检测与纠正。

7.一种半导体装置，包括：

与非型的存储单元阵列；

读出部件，从所述存储单元阵列的选择页读出数据；以及

输出部件，将由所述读出部件读出的数据输出至外部，

所述读出部件包括经由位线连接于存储单元阵列的页缓冲器/读出电路，

所述页缓冲器/读出电路包括用于向位线供给预充电电压的晶体管，

所述页缓冲器/读出电路在进行位线的预充电时，向所述晶体管的栅极施加第一电压而开始预充电，在预充电时间经过了一定时间时，向所述晶体管的栅极施加比所述第一电压低的第二电压，其中，所述页缓冲器/读出电路在接收读出节点的电荷的锁存电路无法进行初始化时施加所述第二电压，所述第二电压的施加持续至能够进行所述锁存电路的初始化