WO2025138480A1 一种连续数据传输方法、装置、电子设备和存储介质 (上海御微半导体技术有限公司).docxVIP

WO2025138480A1 一种连续数据传输方法、装置、电子设备和存储介质 (上海御微半导体技术有限公司).docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

(12)按照专利合作条约所公布的国际申请

(19)世界知识产权组织国际局

(43)国际公布日

2025年7月3日(03.07.2025)

WIPOIPCT

(10)国际公布号

WO2025/138480A1

(51)国际专利分类号:

G06F15/163(2006.01)

(21)国际申请号:PCT/CN2024/085214

(22)国际申请日:2024年4月1日(01.04.2024)

(25)申请语言:中文

(26)公布语言:中文

(30)优先权:

202311846229.22023年12月28日(28.12.2023)CN

(71)申请人:上海御微半导体技术有限公司(SHANGHAIYUWEISEMICONDUCTORTECHNOLOGYCO.,LTD)[CN/CN];中国上海市浦东新区中国(上海)自由贸易试验区祖冲之路899号10幢1-4层01室201208(CN)。

(72)发明人:马龙(MA,Long);中国上海市浦东新区中国(上海)自由贸易试验区祖冲之路899号10幢1-4层01室201208(CN)。赵凌兴(ZHAO,Lingxing);中国上海市浦东新区中国(上海)自由贸易试验区祖冲之路899号10幢1-4层01室201208(CN)。

(74)代理人:北京品源专利代理有限公司(BEYONDATTORNEYSATLAW);中国北京市海淀区莲花池东路39号西金大厦6层100036(CN)。

(81)指定国(除另有指明,要求每一种可提供的国家保护):AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,

BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CV,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,

GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IQ,

IR,IS,IT,JM,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,MG,MK,MN,

MU,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,

(54)Title:CONTINUOUSDATATRANSMISSIONMETHODANDAPPARATUS,ELECTRONICDEVICEANDSTORAGEMEDIUM

(54)发明名称:一种连续数据传输方法、装置、电子设备和存储介质

101

在预设周期内通过FPGA从连续数据传感器采集数据包

102

基丁内部计时器的时钟信号,向DSP发送触发信号和数据包

通过DSP,基丁触发信号对FPGA发送的数据包的数据进行读取

104

响应丁FPGA在预设时长内接受到DSP发送的确认信号,通过FPGA基丁确认信号更新数据包图1

101Inapresetpeniod,acquireadatapacketfromacontinuousdatasensorbymeansofanFPGA

102SendatriggersignalandthedatapackettoaDSPonthebasisofaclocksignalofanintemaltimer

103BymeansoftheDSPandonthebasisofthetiggersignal,readdatainthedatapacketsentbytheFPGA

WO2025/138480A1104InresponsetotheFPGAreceivingwithinapresetdurationaconfimationsignalsentbytheDSP,updatethedatapacketbymeansoftheFPGAonthebasisoftheconfirmationsignal

WO2025/138480A1

(57)Abstract:Embodimentsofthepresentapplicationdiscloseacontinuousdat

文档评论(0)

xm + 关注
实名认证
文档贡献者

专业学习资料,专业文档

1亿VIP精品文档

相关文档