南开大学《数字电子技术》2018-2019学年期末试卷.pdfVIP

南开大学试题纸

2018-2019学年第二学期期末考试《数字电子技术》试卷（A卷）

题目一二三四五六七总分

得分

………………………

一、选择正确答案填入空内。(每空2分，共20分)

1、若一单稳态触发器电路的输出脉宽，恢复时间，则输出信号的最高

频率为()。

A.f=250KHB.f=1MHC.f=100KHD.f=200KH

ZZZ

2、表示任意三位十进制数，至少需要（）位二进制数。

A.10B.9C.8D.7

3、与图1所示波形相对应的真值表是()。

4、CMOS门电路如图2所示，输出端L的逻辑表达式为。

A.B.C.D.

5、要使3线—8线译码器74138工作，使能控制端的电平信号应是。

A.111B.100C.011D.001

注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图

上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。

（第1页）

6、某时序电路如图3所示，若在输出端得到100KHZ的矩形波，则该电路时钟脉冲CP的

频率是

A.100KHB.200HC.400KHD.300KH

ZZZZ

7、由加法器构成的代码变换电路如图4所示，若输入信号为8421BCD码，则

输出端是。

A、8421BCD码；B、格雷码；C、余3码；D、2421码。

8、某时序电路的状态图如图5所示，该电路为。

A、四进制加计数器；B、四进制计数器；C、五进制加计数器；D、五进制计数

器。

9、某时序电路设计过程中的最简状态图中的状态数为10个，设计该电路至少需要用

个触发器。

A、1；B、2；C、3D、4。

10、下列中规模通用集成电路中，（）属于组合逻辑电路。

A.4位计数器74161B.4位加法器74283C.4位寄存器74194D.通用定时器555

二、填空题。(每空1分，共20分)

1、逻辑函数L＝A+C的对偶式为L=()，=()。

2、组合逻辑电路的输出只与当时的()状态有关，而与电路()的输入状态无关。它

的基本电路是()。

3、（98）=（）=（）=（）=（）

102