计算机组成实验报告：FP基础实验-SWITCH,PUSHBUTTON and LED.pdfVIP

一、实验要求

1.1实验名称

FPGA基础实验:SWITCH,PUSHBUTTONandLED

1.2实验目的1.掌握Xilinx逻辑设计工具ISE的设计流程2.掌握UCF（用

户约束文件）的用法和作用3.初步掌握使用VerilogHDL硬件描述语言

进行简单的逻辑设计4.熟悉XilinxSpartan3E实验板卡1.3实验范围1.

ISE11.1的使用2.iMPACT的使用3.编辑UCF4.Spartan3E实验板的使

用5.使用VerilogHDL进行逻辑设计

二、实验原理

按《实验1‑CSE‑COA‑LAB‑001_M》进行操作，设置LED灯的控制

三、实验程序

1.Verilog代码

一、实验要求

1.1实验名称

FPGA基础实验：SWITCH,PUSHBUTTONandLED

1.2实验目的

1.掌握Xilinx逻辑设计工具ISE的设计流程

2.掌握UCF（用户约束文件）的用法和作用

3.初步掌握使用VerilogHDL硬件描述语言进行简单的逻辑设计

4.熟悉XilinxSpartan3E实验板卡

1.3实验范围

1.ISE11.1的使用

2.iMPACT的使用

3.编辑UCF

4.Spartan3E实验板的使用

5.使用VerilogHDL进行逻辑设计

二、实验原理

按《实验1-CSE-COA-LAB-001_M》进行操作，设置LED灯的控制

三、实验程序

1.Verilog代码

2.指定管脚位置约束

NETled3LOC=F11|IOSTANDARD=LVTTL|SLEW=SLOW|DRIVE=8;

NETled2LOC=E11|IOSTANDARD=LVTTL|SLEW=SLOW|DRIVE=8;

NETled1LOC=E12|IOSTANDARD=LVTTL|SLEW=SLOW|DRIVE=8;

NETled0LOC=F12|IOSTANDARD=LVTTL|SLEW=SLOW|DRIVE=8;

NETswitch0LOC=L13|IOSTANDARD=LVTTL|PULLUP;NETswitch1

LOC=L14|IOSTANDARD=LVTTL|PULLUP;NETswitch2LOC=H18|

IOSTANDARD=LVTTL|PULLUP;NETswitch3LOC=N17|I

OSTANDARD=LVTTL|PULLUP;

四、实验心得

本次实验是第一次接触计组实验，对软硬件有了一个基本的认识，为以

后的实验打下了坚实的基础，需要进一步提高对原理的解读与认识，不仅仅

停留于纸面之上。

2.指定管脚位置约束

NETled3LOCF11|IOSTANDARDLVTTL|SLEWSLOW|DRIVE8;

NETled2LOCE11|IOSTANDARDLVTTL|SLEWSLOW|DRIVE8;

NETled1LOCE12|IOSTANDARDLVTTL|SLEWSLOW|DRIVE8;

NETled0LOCF12|IOSTANDARDLVTTL|SLE