VerilogHDLVerilogHDL硬件设计Project1 VerilogHDL用户手册.pdf

VerilogHDLVerilogHDL硬件设计Project1 VerilogHDL用户手册.pdf

Project1VerilogHDL完成单周期处理器开发

一、设计说明

1.完成以下指令集。

a)书上的14条指令:add,addiu,addi,sub,and,or,ori,xor,lui,

slt,lw,sw,beq,j

b)不支持溢出。

2.处理器为单周期设计。

二、设计要求

3.单周期处理器由datapath(数据通路)和controller(控制器)组成。

a)数据通路由如下module组成:PC(程序计数器)、NPC(Next

文档评论(0)

1亿VIP精品文档

相关文档