数字集成电路——从经典物理到智能设计 课件 11. 调整逻辑路径提高速度.pptx

数字集成电路——从经典物理到智能设计 课件 11. 调整逻辑路径提高速度.pptx

;寄生延迟

(与负载无关)

寄生延迟通常记为P

定义为:复合逻辑门与简单反相器的本征(无负载)延迟之比;;;Cin=2Cu=Cmin;tp=0.69Req(Cint+Cext);尺寸放大m倍的N输入NAND门;NOR2尺寸变化——与最小尺寸反相器比较;尺寸放大m倍的N输入NOR门;10;;对于给定级数N,使延时最小:Ci+1/Ci=Ci/Ci-1

级数N:Ci+1/

文档评论(0)

1亿VIP精品文档

相关文档