电子线路设计课件_第10章 电路仿真.pptVIP

选择Design/LayerStackManager…，配置好相应的层后，选ImpedanceCalculation…，配置板材的相应参数如下图10-40所示，本例中为缺省值。图10-40配置板材选择Design/Rules选项，在SignalIntegrity一栏设置相应的参数，如下图10-41所示。首先设置SignalStimulus（信号激励），右键点击SignalStimulus，选择Newrule，在新出现的SignalStimulus界面下设置相应的参数，本例为缺省值。图10-41设置缺省参数接下来设置电源和地网络，右键点击SupplyNet，选择NewRule，在新出现的Supplynets界面下，将GND网络的Voltage设置为0如图10-42所示，按相同方法再添加Rule，将VCC网络的Voltage设置为5。其余的参数按实际需要进行设置。最后点击OK推出。图10-42设置电源和地网络选择Tools\SignalIntegrity…，在弹出的窗口中(图10-43)选ModAssignments…，就会进入模型配置的界面（图10-44）。图10-43选择按钮窗口图10-44模型配置在图10-44所示的模型配置界面下，能够看到每个器件所对应的信号完整性模型，并且每个器件都有相应的状态与之对应，关于这些状态的解释见图10-45：图10-45模型详细解释修改器件模型的步骤如下：1、双击需要修改模型的器件（U1）的Status部分，弹出相应的窗口如图10-462、在Type选项中选择器件的类型，3、在Technology选项中选择相应的驱动类型，4、也可以从外部导入与器件相关联的IBIS模型，点击ImportIBIS，选择从器件厂商那里得到的IBIS模型即可。5、模型设置完成后选择OK，退出。图10-46修改模型二、在图10-9所示的窗口，选择左下角的UpdateModelsinSchematic，将修改后的模型更新到原理图中。三、在图10-44所示的窗口，选择右下角的AnalyzeDesign…，在弹出的窗口中（图10-47）保留缺省值，然后点击AnalyzeDesign选项，系统开始进行分析。四、图10-48为分析后的网络状态窗口，通过此窗口中左侧部分可以看到网络是否通过了相应的规则，如过冲幅度等，通过右侧的设置，可以以图形的方式显示过冲和串扰结果。选择左侧其中一个网络TXB，右键点击，在下拉菜单中选择Details…，在弹出的如图10-49所示的窗口中可以看到针对此网络分析的详细信息。图10-47图10-48图10-49五、下面以图形的方式进行反射分析，双击需要分析的网络TXB，将其导入到窗口的右侧如图10-50所示。图10-50选择图10-50右下角的Reflections…，反射分析的波形结果将会显示出来如图10-51所示。图10-51六、返回到图10-48所示的界面下，窗口右侧给出了几种端接的策略来减小反射所带来的影响，选择SerialRes如图10-55所示，将最小值和最大值分别设置为25和125，选中PerformSweep选项，在Sweepsteps选项中填入10，然后，选择Reflections…，将会得到如图10-56所示的分析波形。选择一个满足需求的波形，能够看到此波形所对应的阻值如图10-54，最后根据此阻值选择一个比较合适的电阻串接在PCB中相应的网络上即可。图10-56七、接下来进行串扰分析，重新返回到如图10-48所示的界面下，双击网络RTSB将其导入到右面的窗口，然后右键单击TXB，在弹出菜单中选择SetAggressor设置干扰源，如图10-57所示，结果如图10-58所示。图10-57然后，选择图10-57右下角的Crosstalk…，就会得到串扰得分析波形，如图10-59所示。图10-5910.5进行FPGA设计和仿真在DXP主页面下（打开软件时缺省设置就出现DXP主页），用鼠标左键点击File\New\Project\FPGAProject,左边的工程资源管理器中就出现了一个名为：FPGA_Project1.PrjFpg的FPGA工程,现在可以左键点击File\SaveProjectas来改变项目的保存路径和项目名称。在项目名称上右键点击，在引处的菜单中选择AddnewtoProject\VHDLDocument,这样，在当前的工程当中添加了一个新的VHDL文件VHDL1.Vhd,在