CN101978497A 柱形器件及其制作方法 （桑迪士克3D有限责任公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN101978497A

(43)申请公布日2011.02.16

(21)申请号200980108243.4

(22)申请日2009.01.14

(30)优先权数据

12/007,7802008.01.15US

12/007,7812008.01.15US

(85)PCT申请进入国家阶段日

2010.09.08

(86)PCT申请的申请数据

PCT/US2009/0309372009.01.14

(87)PCT申请的公布数据

WO2009/091786EN2009.07.23

(71)申请人桑迪士克3D有限责任公司地址美国加利福尼亚州

(72)发明人万斯·邓顿布拉德·S·赫纳保罗·W·K·普恩潘传斌

迈克尔·陈迈克尔·科恩塞基尤沙·拉格拉姆

克里斯托弗·J·佩蒂

(74)专利代理机构北京市柳沈律师事务所

11105

代理人黄小临

(51)Int.CI.

HO1L27/102(2006.01)

权利要求书7页说明书16页附图10页

(54)发明名称

柱形器件及其制作方法

(57)摘要

制作半导体器件的方法包括提供包含多个开口的绝缘层，在绝缘层中的多个开口中以及在绝缘层上方形成第一半导体层，以及去除第一半导体层的第一部分，使得第一半导体层的第一导电型第二部分保留在绝缘层中的多个开口的下部中，并且绝缘层中的多个开口的上部保持未填充。该方法还包括在绝缘层中的多个开口的上部中以及在绝缘层上方形成第二半导体层，并且去除第二半导体层的位于绝缘层上方的第一部分。第二

半导体层的第二导电型第二部分保留在绝缘层中

CN101978497A权利要求书1/7页

2

1.一种制作半导体器件的方法，包括：

提供包含多个开口的绝缘层，其中所述绝缘层位于衬底上方；

在所述绝缘层中的多个开口中以及在所述绝缘层上方形成第一半导体层；

去除所述第一半导体层的第一部分，其中：

所述第一半导体层的第一导电型第二部分保留在所述绝缘层中的多个开口的下部中；以及

所述绝缘层中的多个开口的上部保持未填充；

在所述绝缘层中的多个开口的上部中以及在所述绝缘层上方形成第二半导体层；以及去除所述第二半导体层的位于所述绝缘层上方的第一部分；

其中所述第二半导体层的第二导电型第二部分保留在所述绝缘层中的多个开口的上部中，以在所述多个开口中形成多个柱形二极管。

2.如权利要求1所述的方法，其中所述第一和第二半导体层包括多晶硅、锗或硅-锗或在后续步骤中结晶化的非晶硅、锗或硅-锗。

3.如权利要求2所述的方法，其中：

所述第一和第二半导体层包括多晶硅层；

所述第一半导体层包括现场n型掺杂多晶硅层；

所述绝缘层中的开口具有45nm或更少的半间距；以及

通过在所述绝缘层上方形成正光阻、将所述光阻暴露给辐射同时使用削弱的相移掩模、构图所暴露的光阻、以及使用所构图的光阻作为掩模来在所述绝缘层中蚀刻开口，来形成所述开口。

4.如权利要求3所述的方法，其中所述辐射包括具有193nm波长的辐射。

5.如权利要求1所述的方法，其中去除所述第一半导体层的第一部分的步骤包括将所述第一半导体层与所述绝缘层的上表面平坦化，之后选择性地蚀刻保留在所述绝缘层中的多个开口的上部中的所述第一半导体层。

6.如权利要求5所述的方法，其中：

形成所述第一半导体层的步骤包括形成本征半导体层和在平坦化所述第一半导体层的步骤之前或之后将第一导电型的掺杂剂植入所述第一半导体层的预定深度，使得所述第一半导体层的本征部分保留在所述多个开口的下部中；以及

选择性蚀刻所述第一半导体层的步骤包括蚀刻所述第一半导体层的被掺杂的部分，直至到达所述第一半导体层的本征部分。

7.如权利要求6所述的方法，还包括：

在选择性蚀刻的步骤期间检测何时到达所述第一半导体层的本征部分；以及

在选择性蚀刻的步骤之后利用所述第一导电型的掺杂剂掺杂所述第一半导体层的本征部分。

8.如权利要求1所述的方法，其中形成所述第二半导体层的步骤包括：

在所述多个开口的上部中以及在所述绝缘层上方形成包括本征半导体材料的第二半导体层；

使用化学机械抛光或回蚀，至少将所述第二半导体层与所述绝缘层的上表面平坦化；以及

CN101978497A