VerilogHDL分别设计同步和异步复位的D触发器.pdfVIP

实验报告

实验名称设计同步和异步复位的D触发器实验时间2019年5月20日

姓名专业学号成绩

一、实验内容

用VerilogHDL分别设计同步和异步复位的D触发器，并通过仿真波形说明。

二、程序及波形说明

（1）异步复位

moduledff_5(cp,Q,D,reset);

inputcp,D,reset;

outputQ;

regQ;

always@(posedgecpornegedgereset)

begin

if(reset==0)Q=0;

elseQ=D;

end

endmodule

波形说明：

设初始状态为零

蓝色线没有复位信号，所以D为1时Q为零

橙色线有复位信号，所以Q变为1

（2）同步复位

moduledff_1(cp,Q,D,reset);

inputcp,D,reset;

outputQ;

regQ;

always@(posedgecp)

begin