数字ic设计考研题目及答案
一、选择题(每题2分,共40分)
1.在CMOS电路中,当NMOS和PMOS的尺寸相同时,以下说法正确的是:
A.NMOS的导通电阻小于PMOS的导通电阻
B.PMOS的导通电阻小于NMOS的导通电阻
C.NMOS和PMOS的导通电阻相等
D.无法确定两者导通电阻的大小关系
2.以下哪种电路结构最适合实现高扇出数的逻辑功能?
A.静态CMOS逻辑
B.动态逻辑
C.传输管逻辑
D.Domino逻辑
3.在数字IC设计中,建立时间和保持时间分别指的是:
A.建立时间是时钟沿到来前数据必须稳定
您可能关注的文档
最近下载
- 老人同居合同协议.docx VIP
- DCP动力锥贯入仪说明书.doc VIP
- 多模态医学影像技术的发展与应用.pdf VIP
- TCL 40-E371C4-PWH1XG电源板速修图解.doc VIP
- 瓦控(VACON)伟肯VACON NX变频器All in One应用手册.pdf
- 信号机故障处理流程.doc VIP
- 2024年3月四川广元市苍溪县事业单位招聘医疗岗42人笔试历年专业考点(难、易错点)附带答案详解 .doc
- 医学影像技术专业教学标准2025版(高等职业教育专科).pdf VIP
- 神经外科术后颅内感染诊治专家共识(2026版)解读.pptx
- 积极参与志愿服务和公益活动,增强社会责任感.docx VIP
原创力文档

文档评论(0)