EDA技术期末复习题试卷及答案.docxVIP

EDA技术期末复习题试卷及答案

考试时间：______分钟总分：______分姓名：______

选择题（每题2分，共20分）

1.下列哪项不是EDA技术的核心优势？（）

A.设计自动化程度高

B.降低硬件开发成本

C.完全替代人工设计

D.缩短产品上市时间

2.在Verilog中，描述时序逻辑电路应使用的关键字是（）

A.always@combinational

B.always@posedgeclk

C.assign

D.initial

3.FPGA的基本结构单元是（）

A.乘积项

B.查找表（LUT）

C.与非门

D.或非门

4.VHDL中，用于定义实体和架构的关键字分别是（）

A.entity,architecture

B.module,endmodule

C.begin,end

D.process,endprocess

5.在EDA设计流程中，将硬件描述语言转换为网表文件的阶段是（）

A.设计输入

B.仿真

C.综合

D.布局布线

6.下列哪项是CPLD与