处理器核心电路设计和底层软件移植(共80张PPT).pptxVIP

第8章处理器核心电路设计和底层软件移植;8.1最小硬件系统设计;《嵌入式系统》课件;《嵌入式系统》课件;图8-2PXA255存储器控制接口框图;《嵌入式系统》课件;《嵌入式系统》课件;《嵌入式系统》课件;图8-3Flash电路原理框图;由于处理器从Flash读出的数据是32位的，所以在对其寻址时，地址以4字节为单位递增，并且一次性从数据总线上得到4字节的数据。例如，对O行寻址，将从数据总线上获得0共4字节的数据。因此，PXA255的地址线上的SA-A0和SA-A1不与芯片连接。对于这样的Flash外围电路，对FLASH的0(O0进行寻址，也能获得对地址0行寻址相同的效果。

;对于每片芯片来说，数据的输出是以16位为单位，即2字节。所以每片芯片地址按字对齐，地址线的A0引脚应连接到地。

处理器启动时，从O址开始执行代码。为了从Flash引导系统，它必须接到静态存储器的块0(Bank0)，所以它使用处理器的nCS0作为片选信号。F1ash的其他控制脚由处理器内部集成的StaticMemory控制器进行控制。;《嵌入式系统》课件;图8-4S