FPGA设计与应用案例教程 课件 3.7 结构化描述.pptx

第3章硬件描述语言VerilogHDL

结构化描述07Part

7结构化描述结构化描述源于模块化设计思想，把电路看成是一个个模块组合而成，就像积木搭建一样，只需要描述清楚各个模块之间的连接方式，就实现了对整个电路的建模。使用结构化描述方式依赖于对电路结构的掌握，通过实例化（Instantiation）语句设计电路。

7结构化描述7.1门级描述原语（Primitive）是VerilogHDL预先定义的逻辑功能单元，可用于构建数字电路的基本单元电路。原语分为两大类：内置原语和用户自定义原语（UDP）。内置原语实现较小的电路单元，用户自定义原语允许用户根据需求创建更复杂的逻辑功能模块。本书