FPGA设计与应用案例教程 课件 5.3.1 二十四进制BCD码计数器.pptx

第5章逻辑电路设计

二十四进制BCD码计数器03Part

3综合逻辑电路3.1二十四进制BCD码计数器例5.18设计一个二十四进制的BCD码计数器。按照计数器的编程方法，只需要判断计数寄存器是否计到最后一个状态23。如果是，则输出全部归零。否则，计数器加1。但是在使用BCD码时，十位和个位两组BCD码有各自的计数规律，要分别判断。

3综合逻辑电路设计分析

当表示个位的BCD0等于9时，等到下一个时钟触发，将带来十位和个位的同时变化，即BCD0转为0，同时表示十位的BCD1应该加1。Verilog语句为

if(BCD0==4‘b1001)begin//个位数为9

BCD0