CN119483610A 一种基于fpga的极化码djscc快速译码设计方法 （四川大学）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN119483610A

(43)申请公布日2025.02.18

(21)申请号202310991476.5

(22)申请日2023.08.08

(71)申请人四川大学

地址610065四川省成都市武侯区一环路

南一段24号

(72)发明人杨红李坤赞王正勇卿粼波王丽娟

(51)Int.Cl.

H03M13/11(2006.01)

H03M13/00(2006.01)

权利要求书2页说明书5页附图2页

(54)发明名称

一种基于FPGA的极化码DJSCC快速译码设计

方法

(57)摘要

CN119483610A本发明从基于极化码的DJSCC与传统极化码在SC译码上的共性，公开了一种基于FPGA的极化码DJSCC快速译码设计方法。基于极化码冻结比特与信息比特的分布特性，将极化码的码字划分成4种子码，译码方式可从逐个比特的译码转为对每个子码的并行译码，同时本发明基于FPGA的并行特性，对同一层译码树中的运算单元进行并行迭代。仿真结果表明，相较于在同等硬件框架下的SC译码，本发明可在几乎不损失抗误码性能

CN119483610A

CN119483610A权利要求书1/2