3D-MESH架构下CMP片上网络映射方法的创新与优化研究.docx

3D-MESH架构下CMP片上网络映射方法的创新与优化研究

一、引言

1.1研究背景与意义

在CPU的发展进程中，处理器研究人员长期运用超级流水线、超标量发射、乱序发射以及动态转移预测等技术，致力于实现指令级并行，以此提升单核心芯片的计算与处理能力。然而，当集成电路工艺步入深亚微米时代，芯片内电路的复杂程度呈爆发式增长，CPU芯片内的线上延时逐渐超越门电路延时，成为阻碍CPU速度提升的主要瓶颈。这种工艺进步带来的新挑战，使得单核处理器的发展陷入了近乎停滞的困境。

为突破这一瓶颈，利用网络连接的高度并行多处理器阵列结构，成为构建新一代多核处理器（CMP）片上通讯网络的必然选择。近年来