交通信号灯控制系统设计与实现.pptx

设计目的;;具体目标;;结构示意图;模块说明;;实际电路图;模块清单;Send_data：管脚为clockenserialsend_data0send_data1send_data2send_data3

send_data4send_data5send_data6send_data7send_data8send_data9。

Clock管脚输入由FP1提供的10KHZ的输出工作频率，控制对输入的并行信号的转换频率以及进行串行输出的频率。

En为send_data的信号输出控制管脚，en为高电平时则send_data处于工作状态，开始对并行信号进行输入转换和输出，receive_data模块则开始接受信号。en为低电平时send-_data则处于不输出状态，输出线上始终保持高电平，receive_data因此连续高电平而保持待命状态。若系统工作在自动工作状态下则en管脚保持低电平。若要进行外部干预，则在设置好干预信号以后使en变为高电平，作为开始干预的开关。

Serial串行信号的输出管脚。将转换好的串行干预信号传输给receive_data的输入端。

Send_data0to9为干预信号的输入。其中send_data0为信号帧的起始，保持为低电平。

Send_