基于强反型与亚阈值混合模式的标准单元库设计_集成电路设计.docxVIP

PAGE2

基于强反型与亚阈值混合模式的标准单元库设计

第一章绪论

1.1研究背景

随着物联网、可穿戴设备与无线传感器网络的爆发式增长，集成电路设计正面临前所未有的双重挑战。一方面，高性能计算与实时信号处理要求逻辑门具备极高的开关速度，以满足GHz级时钟频率下的时序收敛需求。另一方面，能量采集供电或微型电池驱动的终端节点，对芯片功耗提出了纳瓦级别的严苛约束。这种速度与功耗之间的尖锐矛盾，使得单一工作模式的标准单元库难以覆盖全场景需求。

在传统设计流程中，标准单元库是数字集成电路的基石，其性能直接决定最终芯片的速度、功耗与面积。然而，当前主流商用单元库几乎全部基于强反型区工作的晶体管构建。强反型区虽然能够提供大驱动电流与高开关速度，但漏电流功耗随工艺微缩呈指数级增长，在28nm以下先进节点中，静态功耗占比已可达总功耗的40%以上。

与此同时，亚阈值电路设计技术已在学术领域得到广泛验证。通过将电源电压降低至晶体管阈值电压以下，可使功耗降低数个数量级，特别适用于对速度要求不高的超低功耗场景。但亚阈值逻辑门存在驱动能力弱、噪声容限低、延迟对工艺与温度波动极度敏感等固有缺陷，难以单独承担完整芯片功能。

当前多电压域芯片设计通常采用不同电压域搭配不同单元库的方案，但现有库之间缺乏统一的设计规则与协同优化，导致时序收敛困难、电平转换器开销过大。因此，构建一套在同一设计框架下融合强反型高