第3章 VHDL硬件描述语言.pptxVIP

VHDL硬件描述语言基础;一个完整的VHDL设计实例;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;VHDL结构与要素;例：最简单的配置

CONFIGURATION配置名OF实体名IS

FOR被选构造体名

ENDFOR；

END配置名；

两个构造体,可以用配置语句进行设置：

CONFIGRATIONrsconOFrsIS--选择构造体

FORrsff1

ENDFOR;

ENDrscon;;例1带有异步复位端的D触发器—纯时序逻辑;LIBRARYieee;

USEieee.std_logic_1164.all;

ENTITYdffIS

PORT(d,clk,rst:INSTD_LOG