3_TPU与定制ASIC架构迭代.docxVIP

TPU与定制ASIC：谷歌TPUv1到v7的架构迭代与工程实践

在AI硬件的发展历程中，谷歌的TPU（张量处理单元）是定制ASIC（专用集成电路）路线的最成功代表。从2015年的v1到2025年的v7Ironwood，谷歌用十年的时间，将TPU从一个内部的推理加速器，发展成了可以挑战英伟达GPU霸权的AI基础设施。这一路的架构迭代和工程实践，为定制AI芯片的发展提供了宝贵的know-how。

一、TPU的起源：算力危机下的自救

TPU的诞生，并非谷歌想要挑战英伟达，而是被逼出来的自救。2013年，谷歌的工程团队发现，随着深度学习在谷歌的核心业务——搜索、广告、YouTube推荐——中的应用，数据中心的算力需求正在爆发式增长。如果全部采用英伟达的GPU来支撑这些推理任务，谷歌的数据中心的电力成本将增长十倍，这是完全不可持续的。

当时，谷歌内部进行了三个方案的对比：GPU、FPGA和ASIC。GPU虽然技术成熟，但能效比太低，不适合小批量的实时推理任务；FPGA虽然灵活，但成本和能效比还是不够高；而ASIC虽然设计周期长，但是一旦量产，能效比可以提升一个数量级。最终，谷歌选择了ASIC路线，启动了TPU项目，目标是打造一款专为神经网络推理设计的专用芯片，降低数据中心的算力成本。

二、TPU的历代架构演进：从推理到超算

TPU的发展，经历了七代的迭代，每一代都针对当时的痛点进行了架构