数字逻辑与数字系统(第7版)课件 第6章 半导体存储器.ppt

数字逻辑与数字系统(第7版)课件 第6章 半导体存储器.ppt

3.快闪存储器(FlashMemory)浮栅与源区的重叠部分面积极小,形成隧道区的电容也很小,所以,当控制栅和源极之间加电压时,大部分电压将降落在浮栅与源极之间的电容上。用ROM实现组合逻辑观察数据表,可发现此表与真值表相似。地址相当于输入,数据相当于输出;且表中列出了输入变量的所有组合方式。000101011011100110111100

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档