2025年集成电路设计与制造规范手册_1.docxVIP

2025年集成电路设计与制造规范手册

第1章总则

1.1适用范围

本规范手册适用于2025年及以后新建、改建或扩建的集成电路设计项目与制造工厂的全生命周期管理，涵盖从晶圆厂设计（DFM）到晶圆制造（DFM）及封装测试的各个环节。所有参与项目的集成电路设计团队、晶圆厂工程团队、封装测试团队必须严格遵循本规范手册中的技术路线、工艺参数及质量指标，严禁使用已废止或不符合2025年行业标准的旧版工艺方案。

本规范特别适用于涉及先进制程（如7nm及以下）的高密度存储芯片、高性能计算芯片以及5G/6G通信模块等对可靠性要求极高的关键领域。对于采用非标准工艺节点（如12nm及以上）的成熟制程芯片设计，本规范同样适用，但需结合企业实际产能规划，确保设计可制造性与良率达标。本规范不适用于纯软件定义或无晶圆厂（Fabless）纯软件架构的芯片设计，仅适用于涉及物理层、电路层及制造环节的实体芯片项目。

所有涉及公共基础设施、国家关键信息基础设施的集成电路设计项目，必须优先采用本规范手册中规定的最高安全等级与最严格的合规标准。

1.2术语与定义

晶圆厂（WAFERFAB）是指专门从事半导体晶圆制造、封装和测试的工厂，是集成电路物理制造的核心场所。设计可制造性（DFM）是指在芯片设计阶段即考虑制造工艺约束，通过合理的布局布线技术与工艺参数优化，确保芯片可被生产并满足良率要求的