EDA技术的基础知识.pptVIP

VHDL语言

参数部分——程序包

接口部分—设计实体

描述部分—结构体

VHDL语言基础

EDA技术的基础知识

Example

entityname

VHDL大小写不敏感

Library

Package

1.实体（Entity）

描述此设计功能输入输出端口（Port）

在层次化设计时，Port为模块之间的接口

在芯片级，则代表具体芯片的管脚

A[3..0]

B[3..0]

equal

Entityeqcomp4is

port(a,b:instd_logic_vector(3downto0);

equal:outstd_logic

);

endeqcomp4;

端口的模式

输入（Input）

输出（Output）

双向（Inout）：可代替所有其他模式，但降低了程序的可读性，一般用于与CPU的数据总线接口

缓冲（Buffer）：与Output类似，但允许该管脚名作为一些逻辑的输入信号，可以返回到实体内部。

端口说明

PORT(端口名{,端口名}:方向数据类型;

:

:

端口名{,端口名}:方向数据类型);

端口方向

实

体

IN

OUT

INOUT

BUFFER