人工智能芯片设计与开发手册.docxVIP

芯片设计与开发手册

第1章芯片架构与物理设计

1.1异构计算架构选型与演进

异构计算架构是指在同一芯片或系统内融合通用CPU、专用加速器（如NPU、TPU）以及存储子系统（如HBM）的混合计算模式。在现代芯片设计中，CPU通常负责逻辑控制与数据搬运，而专用加速器则专注于矩阵运算与张量处理，这种分工能显著提升单位算力（FLOPS）并降低单核功耗。选型时需根据任务特征进行匹配，例如在图像识别芯片中，若数据量极大且对推理延迟敏感，应优先选用基于ARM架构的CPU搭配NVIDIAHopper系列NPU；而在通用办公场景下，Intel的Xeon处理器配合Intel加速单元（IAE）往往能提供更稳定的算力释放。

演进趋势正从早期的“核+片上存储”模式向“片上存储+高性能CPU及最终的全栈异构模式转变。随着内存带宽成为瓶颈，现代高端芯片（如AppleM系列或华为昇腾系列）普遍采用了HBM（高带宽内存）作为CPU与NPU之间的高速通道，将数据吞吐量提升至64GB/s以上。在架构演进中，片上存储（On-ChipMemory）与片外存储（Off-ChipMemory）的交互机制日益复杂。设计者需精确计算数据在高速HBM与慢速DRAM之间的交换次数（SwapCount），以避免因频繁交换导致的系统延迟