第5.3节 直接存储器访问模块（DMA） .pptVIP

*************合肥工业大学——电气与自动化工程学院HefeiUniversityofTechnology合肥工业大学——电气与自动化工程学院HefeiUniversityofTechnology第5章DSP接口与总线5.3直接存储器访问模块（DMA）5.3.1DMA模块总线结构DMA是基于事件的模块，因此需要有一个外设中断触发才开始DMA数据传输。6个DMA通道的中断触发源可以独立配置，并且每一个通道都拥有各自独立的PIE中断，当DMA传送开始或结束时，可通过PIE中断告知CPU。6个通道中，有5个通道具有相同的性能，而通道1具有一个附加特性：其优先级可以配置成比其它通道的优先级高。DMA模块的核心是一状态机并与地址控制逻辑总线联系在一起。正是这个地址控制逻辑总线允许对传输过程中的数据块包括缓冲器间的“乒—乓”数据重新排列。DMA的基本特征具有独立PIE中断的6个通道。外设中断触发源：ADC排序器1和2、多通道缓冲串口A和B（McBSP-A，McBSP-B）的发送和接收、XINT1~7和XINT13、CPU定时器、ePWM1~6的ADSOCA和