基于Winograd算法的卷积加速器设计与计算复杂度优化.docxVIP

PAGE2

基于Winograd算法的卷积加速器设计与计算复杂度优化

摘要

随着深度神经网络在计算机视觉、自然语言处理等领域的广泛应用，模型推理的计算复杂度急剧增加，对硬件加速能力提出了更高要求。卷积神经网络作为主流模型，其核心卷积运算占据了绝大部分计算开销。传统的直接卷积计算方法在硬件资源利用率和能效方面存在瓶颈，制约了推理吞吐量的提升。

本课题旨在设计一款基于Winograd最小滤波算法的专用卷积加速器，通过算法优化与硬件架构协同设计，显著降低卷积运算的计算复杂度，从而提升推理吞吐量和能效比。论文首先分析了传统卷积计算与Winograd算法的复杂度，确立了以最小化乘法次数为核心的设计目标。随后，完成了加速器的总体架构设计，划分了输入变换、核心计算、输出变换等关键模块，并进行了详细的硬件逻辑设计。系统实现基于Verilog硬件描述语言，在FPGA平台上进行了功能验证与性能测试。

测试结果表明，与传统的直接卷积实现相比，本设计在处理典型3×3卷积核时，将乘法操作次数降低了约4倍，推理吞吐量提升了约3.5倍，有效验证了Winograd算法在硬件加速上的优势。本设计的核心创新点在于将Winograd算法的变换过程与脉动阵列结构相结合，优化了数据流与存储访问模式，从而在保证计算精度的前提下，最大化硬件并行度和计算效率。本工作为面向边缘计算场景的高能效AI加速器设计提供了一种可行的解