华为海思数字IC社招笔试真题（完整版+接地气详细答案）.docxVIP

华为海思数字IC社招笔试真题（完整版+接地气详细答案）

试卷说明

适用岗位：数字IC前端设计、IC验证、FPGA开发（海思社招通用卷）

考试时长：120分钟，满分100分

题型分布：单选10题（20分）、判断5题（10分）、简答4题（32分）、代码改错2题（18分）、手撕代码2题（20分）

一、单项选择题（共10题，每题2分，总计20分）

每题仅有一个正确答案，多选、错选不得分

Verilog中timescale`timescale1ns/100ps，以下说法正确的是（）

A.时间精度1ns，时间单位100ps

B.时间单位1ns，时间精度100ps

C.仿真最小步进为1ns

D.延时#0.5等同于#500ps

组合逻辑电路中，if语句只写if不写else，综合后电路变化是（）

A.电路面积更小，逻辑更简洁

B.自动生成锁存器，引入时序隐患

C.综合器自动补全else，无任何影响

D.电路时序变好，建立时间余量增加

异步FIFO读写跨时钟域，采用格雷码同步读写指针，核心目的是（）

A.降低寄存器功耗

B.避免指针多位同时跳变引发亚稳态误判

C.简化译码逻辑