数字电路设计之时序逻辑探讨.pptVIP

;时序逻辑电路的结构示意图如图所示，其中一定包括有作为存放单元的触发器。实际上，时序逻辑电路的状态就是依靠触发器来记忆和表示的。;时序逻辑电路中的一种主要概念就是状态，它用来描述时序逻辑电路的工作情况，通常用存放器件的输出Q(状态变量)来描述电路的工作状态：电路目前所处的状态称为现态，用符号Qn表示；电路将要到达的下一种状态称为次态，用符号Qn+1表示。时序逻辑电路的分析过程如图所示。;时序逻辑电路的分析过程，是依据给定的电路，写出它的方程、列出状态转换真值表、画出状态转换图和时序图，判断它的功效。组成时序电路的每个触发器，若含有统一的时钟脉冲CP，则称为同步时序逻辑电路；若没有统一的时钟脉冲CP，则称为异步时序逻辑电路。无论是同步或异步时序电路，其分析方法都是一样的，通常按如下环节进行。

(一)写方程式。从已知时序电路中，写出输出方程、驱动方程及状态方程。

(二)列状态转换真值表。

(三)画状态转换图和时序图。

(四)用文字综合说明逻辑功效。;;;;因为异步时序逻辑电路的设计比较复杂，所以，我们只介绍同步时序逻辑电路的设计。

同步时序逻辑电路设计的环节如下：

1.依据设计的要求，进行逻辑抽象，画出原始状态图和状态表；

2.状态化简；

3.状态分配；

4.确定鼓励方程、状态方程和输出方程；

5.检查能否