1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 学术论文
  5. 论文指导/设计

FIFO优化设计：基于500z总线与时延分析深度计算.pdfVIP

  • 1
  • 0
  • 约1.65千字
  • 约 2页
  • 2026-07-15 发布于北京
  • 举报

FIFO优化设计：基于500z总线与时延分析深度计算.pdf

    威盛(VIA)的一道考题,求解!

    一个异步FIFO为N*64

    题干为:

    参数：

    1)总线的时钟频率为500MHz，宽度为16位。

    2)典型的数据负载包为8个四字节字（QW），ACK包为2个双字节字（DW）。

    3)接收到完整数据包到发送ACK包的延迟为20ns。

    4)发送方FIFO的输入和输出吞吐量相等。

    计算优化的FIFO深度N？

    怎什么是深度N呢参数8QW和2DW意思?请好心人详细地解释一下!!!!

    大致如下:clk是

    500MHz延迟20ns=10clk

    bus一个clk传输16bits

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >