基于RISC-V Keccak协处理器的轻量级哈希加速器设计.docxVIP

PAGE2

基于RISC-VKeccak协处理器的轻量级哈希加速器设计

摘要

物联网终端设备资源受限，却对数据完整性验证和身份认证提出日益迫切的需求。SHA-3作为新一代安全哈希标准，其软件实现效率低下，难以满足低功耗、高吞吐场景的实时性要求。

本设计基于RISC-V指令集架构，利用RoCC接口自定义协处理器指令，将Keccak算法核心硬件化，实现轻量级哈希加速器。通过对海绵结构的流水线划分、轮函数并行化以及双端口片上存储优化，加速器在50MHz时钟频率下达成200Mbps吞吐量，逻辑面积严格控制在5kGE以内。

论文遵循“需求分析—总体设计—详细设计—实现—测试”的工程路径。首先分析物联网安全痛点与SHA-3算法特性，论证专用加速的必要性；接着提出包含RoCC接口、控制单元、Keccak流水线核心及存储访问引擎的总体架构；然后详细阐述轮函数五级流水线设计、θ/ρ/π/χ/ι步骤的硬件映射、双缓冲存储与DMA传输机制；最后基于FPGA原型验证，给出功能测试与性能评估结果。

核心创新在于：采用紧凑型RoCC接口实现零开销指令调度，通过流水线折叠与寄存器复用将面积开销压至商用芯片可接受水平，同时保持每周期64比特处理能力，为物联网安全芯片提供了一种高能效哈希加速方案。

第一章绪论

1.1研究背景

物联网设备数量激增，海量传感数据在边缘侧产生并传输，数据完整性校验与设备身份认