面向AIoT的存算一体架构设计与感存算协同处理系统实现.docxVIP

PAGE2

面向AIoT的存算一体架构设计与感存算协同处理系统实现

摘要

随着人工智能物联网（AIoT）的快速发展，海量传感器数据在边缘端的高效实时处理成为关键挑战。传统基于冯·诺依曼架构的边缘计算系统存在“内存墙”瓶颈，数据在存储与计算单元间的频繁搬移导致高能耗与高延迟，难以满足智能终端对实时性与能效的严苛要求。

本课题旨在设计并实现一种面向AIoT应用的存算一体架构与感存算协同处理系统。研究核心围绕SRAM存算一体宏单元设计，构建传感器、存储器与计算单元深度融合的硬件架构，以实现传感器信号的近存计算与特征提取，从而显著降低数据移动开销，提升边缘智能处理的效率。

论文首先分析了AIoT边缘智能处理的现实需求与现有方案的不足，明确了系统设计目标。进而，对存算一体技术、近传感器计算等关键技术进行了选型与论证。在需求分析阶段，明确了系统的功能与非功能指标。系统总体设计提出了感存算融合的三层架构，并详细规划了传感接口、存算宏阵列、控制调度等核心模块。详细设计深入阐述了SRAM存算宏的电路设计、模拟域乘加运算流程以及系统控制逻辑。实现部分基于硬件描述语言完成了关键模块的设计与集成，并通过仿真验证了功能。系统测试结果表明，所设计的存算一体架构在典型图像特征提取任务中，相较于传统分离式架构，能效比预计可提升一个数量级，数据处理延迟显著降低。

本设计的创新点在于：1）提出了一种面向脉冲或模