低压差线性稳压器（LDO）的片上去耦电容的ESR零点补偿稳定性设计.docxVIP

PAGE2

低压差线性稳压器（LDO）的片上去耦电容的ESR零点补偿稳定性设计

摘要

随着便携式电子设备与系统级芯片（SoC）对电源管理模块集成度要求的不断提高，全片内集成的低压差线性稳压器（LDO）成为研究热点。然而，片上去耦电容的等效串联电阻（ESR）远低于传统钽电容，导致传统利用ESR零点实现频率补偿的方案失效，LDO在全负载范围内极易出现稳定性问题。本文针对片内电容ESR过低引发的振荡风险，设计了一种基于有源零点补偿的LDO稳定性增强方案。核心思路是在误差放大器与功率管之间插入一个由跨导放大器和电容构成的电容倍增器，生成一个低频零点，以补偿输出极点引起的相位滞后，确保全负载电流范围内相位裕度不低于60°。

论文首先分析了LDO稳定性与ESR零点关系的理论基础，明确了设计边界与指标需求。随后，通过对比无源补偿与有源补偿的优劣，确定了有源零点补偿的总体架构，并详细设计了补偿电路模块。在CadenceVirtuoso环境中，基于0.18μmCMOS工艺完成了电路实现与仿真验证。测试结果表明，所设计的LDO在0～100mA负载电流范围内，相位裕度均保持在60°以上，最差情况为62°，有效解决了片内去耦电容下的稳定性难题。本文的设计方法对高集成度LDO的频率补偿具有一定的理论和实践参考价值。

第一章绪论

1.1研究背景

现代电子系统对电源管理芯片提出了严苛的集成化要求，