硬件描述语言实验8.pptVIP

实验八VerilogHDL仿真技术

1.实验目的了解ModelSim仿真软件使用方法掌握VerilogHDL仿真技术

2.实验要求（1）学习ModelSim仿真软件使用方法（2）运用VerilogHDL的仿真技术进行对设计进行仿真

3.实验内容和步骤

（1）学习MODELSIM软件使用方法

待测试模块modulefulladder_behavior(a,b,cin,sum,cout);inputa,b,cin;outputregsum,cout;always@(a,b,cin) begin cout=(ab)|((a^b)cin); sum=a^b^cin; endendmodule

系统函数fid=$fopen(filename);//打开文件名为filename（字符串）的文件，返回文件标识符给fid（整数）$fclose(fid);//关闭文件标识符fid对应的文件$fdisplay(fid,format,p1,p2,…,pn);//将p1,p2,…,pn的值替换成format格式串中对应格式符，并写入文件标识符fid对应的文件中$readmemb(filename,mem,start,end);//从filename中载入二进制数据到存储器mem的start到end位置之间

测试模块

repeat(NumMem) begin {a,b,cin