沉积偏压对CNx薄膜的多维度影响：结构、性能与介电常数的关联研究.docxVIP

沉积偏压对CNx薄膜的多维度影响：结构、性能与介电常数的关联研究

一、引言

1.1研究背景与意义

随着现代信息技术的飞速发展，集成电路正朝着高速、高密度、低功耗和多功能的方向不断迈进。当集成电路的特征尺寸减小至180nm或更小时，互连寄生的电阻、电容所引发的延迟、串扰和能耗问题，已然成为制约集成电路进一步发展的瓶颈。在集成电路中，金属互连线路间的绝缘材料对电路性能有着关键影响。传统的SiO?介质，其介电常数k≈4，在尺寸不断缩小的集成电路中，会导致较大的寄生电容，进而增加信号传输延迟，引发串扰，还会消耗更多能量。为了有效解决这些问题，采用低介电常数（low-k）介质薄膜作为金属线间和层间介质，来替代传统的SiO?介质，成为了降低互连延迟、串扰和能耗的重要途径。

非晶氮化碳薄膜（CN?）作为一种极具前景的low-k材料，在力学性能、化学稳定性等方面表现出色，能够完全满足集成电路工艺的严格要求。它具有较高的硬度和良好的耐磨性，这使得在集成电路制造过程中，薄膜能够承受各种工艺处理而不发生损坏；同时，其优异的化学稳定性保证了在复杂的化学环境下，薄膜的性能不会发生明显变化。此外，CN?薄膜还具备独特的电学性能，这些特性使其在集成电路应用中展现出巨大的潜力。

在薄膜制备过程中，沉积偏压是一个极为关键的工艺参数。它能够显著影响薄膜的结构和性能。通过改变沉积偏压，可以调控轰