基于FinFET工艺的超低漏电静态存储器位线预充与灵敏放大电路设计.docxVIP

PAGE2

基于FinFET工艺的超低漏电静态存储器位线预充与灵敏放大电路设计

摘要

随着集成电路工艺迈入先进纳米节点，静态存储器（SRAM）的漏电功耗已成为制约系统能效的关键瓶颈。尤其在电池供电的物联网与移动设备中，SRAM阵列在待机模式下的位线漏电与灵敏放大器失调严重限制了最低工作电压与数据稳定性。本课题基于14nmFinFET工艺，针对超低漏电设计需求，提出一种分级预充与漏电补偿相结合的位线预充架构，以及一种采用衬底电压调校的失调自校准灵敏放大器。

全文遵循“需求分析—总体设计—详细设计—实现—测试”的工程递进思路。第一章阐述先进工艺下SRAM漏电痛点与设计目标；第二章论证FinFET器件特性与相关电路技术的选型依据；第三章细化功能与非功能需求，明确功耗、速度、失调电压等量化指标；第四章规划系统总体架构，划分位线预充、灵敏放大、时序控制三大模块；第五章给出分级预充电路与失调校准放大器的详细设计，包括算法流程与参数推导；第六章描述电路实现与仿真环境；第七章通过仿真测试验证电路性能，位线漏电功耗降低52.7%，灵敏放大器失调电压降至7.2mV，读取时间1.1ns；第八章总结创新点并展望。核心创新为：基于FinFET背栅偏置的漏电补偿预充方案，以及无需额外校正周期的连续时间失调校准技术，两者协同实现宽电压范围下的高稳定SRAM读取。

第一章绪论

1.1研究背景

在物联网