文华学院《数字逻辑设计实验》2023-2024学年第二学期期末试卷.docVIP

装订线

装订线

PAGE2

第PAGE1页，共NUMPAGES3页

文华学院

《数字逻辑设计实验》2023-2024学年第二学期期末试卷

院(系)_______班级_______学号_______姓名_______

题号

一

二

三

四

总分

得分

批阅人

一、单选题（本大题共25个小题，每小题1分，共25分．在每小题给出的四个选项中，只有一项是符合题目要求的．）

1、数字逻辑中的译码器可以将输入的二进制代码转换为特定的输出信号。一个3线-8线译码器，当输入为特定的二进制代码时，有几个输出为高电平？（）

A.一个

B.两个

C.不确定

D.根据具体情况判断

2、考虑一个由D触发器构成的移位寄存器，若要实现串行输入并行输出，至少需要几个D触发器？（）

A.2个B.4个C.8个D.16个

3、数字逻辑中的格雷码具有相邻编码值只有一位变化的特点。假设从二进制编码000转换为格雷码，转换后的结果是什么？（）

A.000

B.001

C.100

D.010

4、在数字逻辑的理论基础中，以下关于布尔代数基本定律的描述，不正确的是（）

A.布尔代数的基本定律包括交换律、结合律和分配律

B.这些定律是数字逻辑运算和化简的基础

C.布尔代数的定律在所有情况下都适用，