数字逻辑与电路设计（新形态版） 习题参考答案-7.docx

第7章同步时序逻辑电路

y1习题7

y1

7.1试总结同步时序逻辑电路的特点，它与组合逻辑电路有什么不同？

答：在同步时序逻辑电路中有一个公共的时钟信号，电路中各记忆元件受它统一控制，只有在该时钟信号到来时，记忆元件的状态才能发生变化，从而使时序电路的输出发生变化，而且每来一个时钟信号，记忆元件的状态和电路输出状态才能改变一次。

区别：组合逻辑电路在任何时刻所产生的稳定输出仅取决于该时刻电路的输入，而时序逻辑电路任何时刻所产生的输出，不仅取决于该时刻电路的输入，还与电路过去的输入有关。

7.2说明同步时序逻辑电路分析和设计的步骤，其中各步骤要解决的问题和应该注意的问题是