数字逻辑电路实践教程——基于FPGA和Verilog 课件 第6章 基础实验.pptx

第6章基础实验

1.组合逻辑电路设计实验目的通过本实验了解典型组合逻辑电路的功能和特点，掌握使用硬件描述语言设计组合逻辑电路的方法，巩固和加深课程基本理论知识的理解。通过数据选择器、编码器、译码器等典型组合逻辑电路的设计与测试，掌握典型组合逻辑电路的工作原理及基本分析和设计方法。学会使用Verilog设计组合逻辑电路。学会使用Testbench编写测试程序。学习使用EDA软件进行电路设计、编译和仿真。学习实验平台的使用及下载电路的整个过程。

1.组合逻辑电路设计实验任务及要求任务内容1七段显示译码电路的设计2通用逻辑IC——7448显示译码器的实现3数据选择器的设计4BCD