联阳IT6520高集成DP转MIPI桥接芯片技术全解析.docxVIP

联阳IT6520高集成DP转MIPI桥接芯片技术解析

前言

手机、笔记本采用Type-CDPAltMode输出视频，AR/VR微屏、便携OLED则采用MIPIDSI/CSI接口，两者物理层不互通。传统方案需PD控制器、DP接收、MIPI发送及外部MCU四颗芯片，存在PCB面积大、时序同步难、BOM繁琐等痛点。联阳IT6520FN单芯片集成Type-CPD控制、4通道DP1.4a接收、双端口MIPI发射、8051MCU于10×10mmQFN100封装，本文基于规格书拆解其架构与电气约束。

一、芯片架构与核心模块

1.Type-C与USBPD控制

内置双路CC检测，集成DFP/UFP/DRP角色逻辑，兼容USBPD2.0及PD3.0Chunk模式，适配5V~20V协商，具备DeadBattery无电唤醒。片内集成4路8bitADC与6级比较器，可采集按键、电池分压；内置USB2.0全速设备控制器（1.5K上拉，3端点），支持I2C、UART调试。

2.DP1.4a接收子系统

支持4LaneHBR3，单通道8.1Gbps，四通道合计原始总带宽32.4Gbps，支持RBR/HBR/HBR2/HBR3自适应，通道可配1/2/4路，符合DP1.4a、DPCDRev.1.4。搭载双向CSC引擎，支持RGB与YCbCr444/422/420互转，兼容6/8/10