基于中值滤波的椒盐噪声去除与FPGA实现.docxVIP

PAGE2

基于中值滤波的椒盐噪声去除与FPGA实现

摘要

在数字图像采集与传输过程中，椒盐噪声是常见的干扰类型，其表现为随机分布的黑白像素点，严重影响图像质量与后续处理精度。中值滤波作为一种非线性平滑技术，能够有效去除椒盐噪声并较好地保留边缘细节，但传统软件实现难以满足高分辨率、高帧率场景下的实时处理需求。本文以现场可编程门阵列（FPGA）为硬件平台，设计并实现了一种基于3×3窗口排序取中值的实时图像去噪系统，重点解决流水线结构下的快速中值提取与行缓存管理问题。

论文首先分析了图像去噪的实时性痛点与FPGA并行处理的优势，明确了系统设计目标与功能指标；接着对中值滤波算法、FPGA开发流程及流水线设计方法进行了关键技术论证；在需求分析阶段，详细定义了实时去噪的功能需求、性能指标及硬件资源约束。总体设计采用“数据流驱动”的流水线架构，划分了行缓存、窗口生成、排序中值、输出控制四个核心模块，并设计了模块间的数据交互与同步机制。详细设计部分深入阐述了基于移位寄存器的3×3窗口生成器、基于比较网络的中值排序器以及流水线控制逻辑，给出了关键算法的伪代码与状态转移表。系统实现基于XilinxArtix-7FPGA，使用Verilog硬件描述语言完成RTL设计，并在Vivado环境下进行综合与布局布线。测试结果表明，系统在100MHz时钟频率下可实时处理640×480分辨率、60帧/秒