数字设计实验：2048x16同步FIFO实现与验证要点.pdfVIP

请在自己的工作目录下，建立相应的项目目录，完成1题，可以直接对代码、testbench和

波形截图，贴在本文档中，下周五之前发给讲师。

1.把sync_fifo的代码重新熟悉一遍，将FIFO的深度改为2048，宽度改为16bit。完成

QuestaSim的仿真。

2048=2^11=addressindex：0~10；使用参数化的设计。

实验代码：/proj/proj_users/klin/linux_test/l09_fifo

使用Makefile运行仿真环境：makeclean;makeall

2.熟悉异步fifo。注意格雷码的用法。

3.熟悉IIC总线协议。

问题讲解：

1.如何通过观察波形，发现问题？

2.Sync_fifo的问题

此题2048x16fifo采用同步设计，使用扩展地址位方式判断空满。在原来基础上稍加改

动，但是最主要的问题还是tb的编写，甚至会影响波形的正确性和对其的判断！

问题：数据位多的时候，testbench该如何写？？索写满，估计这是最笨最无效的方

式。这样的话，波形不好观察！也可能会带来很多问题！tb的