基于多级缓存的AI芯片存储系统设计与数据复用优化.docxVIP

PAGE2

基于多级缓存的AI芯片存储系统设计与数据复用优化

摘要

随着人工智能技术的飞速发展，深度学习模型对底层硬件的算力需求呈指数级增长。然而，传统的冯·诺依曼架构在处理海量AI数据时，面临着严重的“存储墙”瓶颈，片外访存的高延迟与高能耗极大地限制了AI芯片的整体性能。本课题旨在设计一款基于多级缓存的AI芯片存储系统，并通过优化数据复用策略来显著减少片外访存频次。

本课题首先分析了AI计算中卷积与矩阵乘运算的数据访问特征，明确了高带宽、低功耗的存储需求。在总体设计阶段，构建了“寄存器文件-片上SRAM多级缓存-片外DRAM”的层次化存储架构，并划分了缓存控制、数据复用调度、访存控制等核心模块。在详细设计阶段，提出了基于脉动阵列的数据复用算法与多级缓存替换策略，利用LaTeX格式给出了数据复用率计算模型。

系统实现阶段采用VerilogHDL完成RTL代码编写，并在FPGA平台上进行原型验证。测试结果表明，该系统在典型CNN网络推理任务中，数据复用率提升至85%以上，片外访存带宽压力降低约40%，整体计算能效比得到显著改善。本设计的核心创新点在于提出了动态数据复用调度机制与多级缓存的协同设计方案，为AI芯片存储子系统的高效设计提供了工程参考。

第一章绪论

1.1研究背景

近年来，以深度学习为代表的人工智能技术在计算机视觉、自然语言处理和语音识别等领域取得了突破性进展。